USI | 异质集成时代的测试新解方：以 MicroPython 让 SiP 从“被测”走向“自测”

10/27/2026

异质集成时代的测试新解方：以 MicroPython 让 SiP 从“被测”走向“自测”

作者：Callon Huang, Associate Manager of Advanced SiP Technology Center

当摩尔定律逐渐放缓，把处理器、记忆体、电源管理与射频元件整合进同一颗模组的系统级封装（SiP, System in Package），成为穿戴装置与耳机「做得更小、功能更强」的关键。根据 Yole Group 预估，全球 SiP 市场将从 2022 年的 212 亿美元成长至 2028 年的 338 亿美元，其中行动与消费性电子约占九成。

然而，功能越多，测试就越久。以 USI 参与的一款旗舰级真无线蓝牙耳机（TWS）音讯专案为例，新一代主控晶片带来更强的主动降噪与空间音讯，待测物（DUT, Device Under Test）的测试接脚从 50 支增至 70 支，测项与时间随之拉长。在量产线上，测试时间直接决定需要多少台测试机。每多一秒，乘上庞大出货量，就是可观的成本。因此，客户与 USI 共同设定目标：在确保稳定的前提下，将单次测试时间缩短 60 秒。

传统做法的瓶颈：一问一答的「被动考生」

传统测试软体分为三层：主机（Host）负责介面、排程与资料上传；中间层（Mix Layer）驱动电源量测单元、示波器等仪器；最底层是 DUT 内部的韧体（FW, Firmware）。在这个架构下，DUT 就像只能被动作答的考生。每当要切换工作模式或设定参数，主机都必须透过 UART 等通讯介面逐条下达指令、等待 DUT 回复、确认无误后，才能控制仪器进行下一步量测。一次完整测试约有 3,000 条指令来回传递，每条往返约 2～3 毫秒；光是「传话」就耗掉大量时间，而通讯环节越多，出错的机率也越高。

uPy 是什么？让 DUT 从被动受测变成主动自测

uPy 即 MicroPython，是专为微控制器（MCU）打造的精简版 Python 3。业界多将它用于汽车、医疗、物联网与穿戴产品的原型开发，常见于 STM32、ESP32 等平台，但通常是独立运作的韧体，不与其他程式协作。

USI 的做法是把 uPy 植入 SiP 产品本身并与既有 FW 协同运作：将主机与 DUT 间交互最频繁、流程繁琐但运算单纯的步骤以 uPy 撰写，打包成 Bin 档烧录进 DUT 快闪记忆体的闲置空间，FW 只需新增「启动」「停止」等少数指令。测试时主机一声令下，DUT 便自行设定模式、通知仪器量测、处理资料，最后一次回传结果。换句话说，考生从「老师念一题、写一题」，变成「拿到整份考卷自己作答」。主机也因此被释放：DUT 执行任务 A 的同时，主机可平行处理任务 B，两者完成后再进入任务 C。据我们的业界比对，这是 MicroPython 首度在 SiP 测试系统中与 FW 协同运作。

图 1｜导入 uPy 前后的测试流程比较，导入 uPy 后，DUT 在内部自行完成测试，主机可平行处理其他任务。

从概念到量产：USI 跨越的三道关卡

团队历经两代架构迭代，第一代执行期间主机仍无法完全释放，第二代让 DUT 自行处理资料与演算法，才真正解放主机，这段过程中必须跨越三道关卡：

一、任务怎么分？

团队将全部测项分类排序，并评估 DUT 的运算能力。以读取产品资讯为例，外部诊断指令每条需 2～3 毫秒，改由内部 uPy 读取仅需约 2 微秒，快了约千倍，也不再发生字元遗失。通讯则依任务分流：模式设定走 I²C、指令交互走 UART、资料撷取走 Ethernet。

二、工具不够怎么办？

MicroPython 仅内建精简函式库，主机端一行就能呼叫的曲线拟合、巴特沃斯滤波器，在 uPy 中都得依原理自行开发。FW 与 uPy 共存于同一颗晶片，团队也精算快闪记忆体配置，防止记忆体泄漏。

三、资料怎么传？

为不干扰 FW，uPy 不使用序列埠中断或轮询，而以 DUT 内部 1KB 的暂存区（Scratchpad）作为「交换信箱」：主机写入 0xAA 代表开始，DUT 完成一段任务后回复「uPy:ok」并写入 0x55 通知下一步；需长期保存的资料则存入非挥发性记忆体（NVRAM）。针对暂存区不支援的浮点数，团队另行设计了报文格式。

图 2｜uPy 模式下的通讯与资料交换架构，FW 与 uPy 透过暂存区（Scratchpad）与 NVRAM 间接交换资料

实际成果：单次测试从 232.7 秒降至 163.0 秒

在音讯 SiP 专案上，导入 uPy 后单次测试时间由 232.7 秒降至 163.0 秒，节省 69.7 秒、降幅约 30%，超越原订的 60 秒目标。效益最显著的是 ADC 读取（23.7 秒降至 3.9 秒，降幅 83%）与验证项目（38.2 秒降至 19.5 秒）。我们也如实记录代价：烧录 uPy 程式需额外 2.2 秒，电压检查项目增加 1.3 秒，但整体效益远大于此。

图 3｜音讯 SiP 专案导入 uPy 前后的测试时间比较（资料来源：USI 实测）。

这组数字的意义是：在测试站为产线瓶颈、其他条件不变时，同一台测试机每小时可多测约四成产品；换言之，相同产量所需的测试设备可减少约三成。通讯环节减少也降低了重测率，而 MicroPython 内建的互动式命令列（REPL）则让工程师能即时除错。

不仅着眼制造，更能设计测试架构

该项测试研究专案展现了 USI 在 SiP 供应链中的定位：我们不只负责模组的设计与制造，更自主开发测试系统、测试软体与 SLT 自动化框架，能从架构层面与客户一起找出降本空间。本方法不增加产品硬体成本、测试软体层级维持不变，凡内建 MCU 的 SiP 产品，从智慧手表、耳机到物联网模组——都具备导入潜力。展望未来，SiP 整合的功能只会越来越多，测试时间的压力也将持续升高。我们认为，「让产品参与自己的测试」将从单一专案的优化，逐步成为 SiP 测试设计的主流思维。对 USI 而言，每省下一秒，都是为客户累积的长期竞争力。

常见问题 Q&A

Q1. 什么是 uPy（MicroPython）？
uPy 即 MicroPython，是 Python 3 程式语言的精简实作，专为记忆体与运算资源有限的微控制器（MCU）设计。它保留大部分 Python 语法与部分标准函式库，并提供互动式命令列（REPL），常用于物联网、穿戴装置、汽车与医疗电子的嵌入式开发。环旭电子（USI）则将它应用于 SiP 量产测试，让待测产品主动执行测试任务。

Q2. uPy 如何缩短 SiP 测试时间？
传统测试中，主机需逐条下指令给待测物（DUT）并等待回复，一次测试约有 3,000 条指令往返。USI 将交互频繁的测试步骤以 uPy 写成程式烧录进 DUT，测试时由 DUT 自行设定模式、通知仪器量测并处理资料，大幅减少通讯往返；同时主机可平行处理其他任务，因此整体测试时间明显缩短。

Q3. 环旭电子导入 uPy 测试技术的实际成效为何？
在一款旗舰级真无线蓝牙耳机的音讯 SiP 专案中，单次测试时间由 232.7 秒降至 163.0 秒，节省 69.7 秒、降幅约 30%，超越原订 60 秒的目标。其中 ADC 读取项目由 23.7 秒降至 3.9 秒，降幅达 83%；验证项目则由 38.2 秒降至 19.5 秒。

Q4. 什么是 SiP（系统级封装）？为何测试时间对 SiP 特别重要？
SiP 是将处理器、记忆体、电源管理、射频等多颗晶片与被动元件整合于单一封装模组的技术，广泛用于手机、真无线耳机与智慧手表。由于 SiP 高度整合、测项繁多，测试时间直接决定产线所需的测试机数量与成本。Yole Group 预估全球 SiP 市场将于 2028 年达 338 亿美元，测试效率因此成为 SiP 供应链的重要竞争力。

Q5. 哪些产品适合导入 uPy 测试技术？有什么限制？
uPy 测试技术适用于内建微控制器（MCU）、且快闪记忆体仍有可用空间的 SiP 产品，例如真无线耳机、智慧手表与物联网模组。限制包括：MicroPython 函式库较精简，滤波、拟合等演算法需自行开发；与韧体共存时须妥善规划记忆体；资料交换受暂存区容量（约 1KB）与资料型别限制，需设计专用的报文格式。

Q6. 测试时间缩短 30%，对客户与 EMS 产线有什么实际意义？
在测试站为产线瓶颈、其他条件不变时，测试时间缩短约 30%，代表同一台测试机每小时可多测约 43% 的产品，或以约少三成的测试设备达成相同产量，进而降低设备投资、厂房空间与营运成本。通讯环节减少也有助于降低重测率、提升测试可靠度。