USI | 突破 AI 能源高墙：Power Block 与 3D 微小化解决方案

12/31/2025

突破 AI 能源高墙：Power Block 与 3D 微小化解决方案

讲者：沈里正博士，环旭电子微小化技术中心 (MCC) AVP

近期在 IMPACT 2025 研讨会上，USI 环旭电子的沈里正博士受邀担任主题讲者，分享了针对高效能运算（HPC）的技术实践路径。面对 AI 伺服器对算力的渴求，我们认为「电力传输 (Power Delivery)」已不再是配角，而是决定 AI 发展速度的关键燃料。本文将深入解析 USI 环旭电子如何透过先进的模组化 (Modulization) 与微小化 (Miniaturization) 制程技术，突破物理空间限制，实现下一代 AI 基础设施所需的高效能电力解决方案。

为何「电力传输」成为 AI 发展的隐形天花板？

在生成式 AI 的时代，算力需求呈现指数级爆发，这导致晶片的热设计功耗（TDP）急剧攀升。许多人关注运算速度，但对于产业而言，理解「能源渴求 (Energy Eagerness)」是洞察硬体趋势的第一步。根据我们的分析，主流 GPU 的功耗增长趋势如下：

Nvidia 架构：从 H100 的 700W (SXM) 到下一代 Blackwell (B200) 的 1,200W，再到未来 Rubin 平台预计突破 2,000W 甚至更高，短短数年间功耗需求成长了数倍。
AMD 与 Intel 架构：同样呈现陡峭的上升曲线，AMD MI355X 预计达到 1,400W，Intel Gaudi 3 亦大幅提升至 900W。

核心问题：在资料中心机柜尺寸（X、Y、Z 轴）固定的前提下，我们要如何塞入倍增的电力需求？这就像是将汽车的功能塞进智慧型手机的大小，既要极致的效能，又受限于有限的空间。

Fig 1. 传统板端电源效率提升方案

传统透过更换低损耗元件（如 Power Stage 或电感）仅能带来约 2% 的效率提升，面对翻倍的功耗需求，我们必须寻求更激进的架构改变。

如何实现「垂直供电 (Vertical Power Delivery)」

为了满足空间与效率的双重需求，电源架构从横向 (Lateral) 转向垂直 (Vertical) 已成为业界共识。USI 的研发重点在于如何透过封装与模组化技术，促使这一架构转型得以落地实践。

Fig 2. 横向供电与垂直供电的对比图

相较于传统的并排式（Side-by-Side）布局，透过垂直供电架构的实践，可达成以下突破（数据来源参考 ASE 测试结果，新增下图说明）：

大幅降低传输损耗：由于电流传输路径大幅缩短，传输损耗 (Transmission Loss) 可从传统的 12% 降至约 6%，损耗减少幅度达 50% 以上。
显著提升功率密度：透过 3D 堆迭与埋入式技术，功率密度可从 0.4 A/mm² 提升至 0.6 A/mm²，单位面积的供电能力增加了 50% 。

Fig 3. 垂直整合之稳压模组

核心技术解析：电源模组(Power Block) 模组化技术

在技术实作层面，USI 的策略核心在于对电源模组(Power Block) 进行结构优化与制造创新。我们不仅是组装，更深入元件内部的结构设计，将电感、电容、功率场效电晶体、与驱动器整合为单一的高密度模组。

延伸阅读：活动｜【宽能隙半导体技术论坛】为AI巨兽打造强力心脏

Fig 4. Power Block 的 3D 结构

微小化的挑战与实践：为了适应更密集的伺服器排列，模组厚度必须不断压缩。从过去的 8mm 到 5mm，USI 目前正挑战 4mm 的极限厚度。

3D 结构优化：我们利用合金铜夹 (Metal Clip) 和排针 (Pin Header) 建立垂直互连，取代占空间的传统布线。
散热与接地处理：针对 PMIC 的 QFN 封装接地与散热需求，可采用晶片内埋或低气泡孔隙接合制程技术，确保在大电流运作下的热稳定性。

Fig 5. 资料中心电供模组发展趋势

未来趋势预测：800V 高压直流与 IVR 整合

1. 转向 800V 高压直流 (HVDC)

针对资料中心的未来架构，USI 还旭电子与日月光半导体正在布局下一阶段的技术蓝图。随着单机柜功耗从 100kW 迈向 1MW，传统的 48V 配电架构面临巨大挑战。我们正积极开发支援 800V DC 的电源模组。

物理原理：根据 P = IV 与 P_loss = I²R，提高电压可显著降低电流，进而大幅减少传输过程中的热损耗。
轻量化优势：低电流允许使用更细的铜缆，解决了目前 AI 伺服器机柜因大量粗铜缆而过重的结构性问题。

Fig 6. 800V 直流配电架构图

2. 整合式稳压器 (IVR)

展望更长远的未来，电力传输将进一步整合至晶片内部的硅中介层 (CoWoS) 中。USI作为模组化技术的领导者，正扮演着连接「板级电源」与「晶片级电源 (IVR)」的关键桥梁，提供从 48V 到 1V 的完整转换方案。

携手关键伙伴，打破效能高墙

沈博士的演讲将 USI环旭电子定位为关键 AI 基础设施的共同开发者，而不仅仅是组装商。USI环旭电子拥有业界最全面的「工具箱 (Toolbox)」，涵盖从晶片封装、模组设计到系统组装的端到端能力，包含多项关键技术优势：

端到端整合能力：与专注于单一阶段的竞争对手不同，USI 跨足整个价值链：从系统封装、模组设计到系统整合。这使得 USI 能够从整体上优化电力传输，在模组层级解决问题，从而解决系统层级的限制。
微小化技术的领导地位 (3D SiP)： USI 在埋入式被动元件和先进模塑方面拥有经过验证的专业知识。
散热与讯号完整性专业：透过掌握「电源模块」，USI 更加能够为双重挑战提供解法：从日益密集的丛集中散热，并确保向敏感的处理器提供纯净的电力。

总结来说，随着 AI 晶片变得更大、更强，支援它们的元件必须变得更小、更聪明且更整合。USI环旭电子正站在这场「高效能微小化」革命的最前线。